3.8 串行进位加法器的硬件逻辑实现

考纲定位：计算机组成原理 · 第 3 章 运算方法（3.8）｜重要度 ★★★★★｜常见考法：选择题/大题（进位链、延迟、溢出、加减法共用、控制信号）

一句话核心：n 个全加器串联，低位进位逐级传高位；结构简单但延迟随位数线性增加

一、构建方式



结构

- n 个一位全加器串联
- 第 i 位的 C_o 接第 $i+1$ 位的 C_i
- 最低位 C_0 接初始进位
- 最高位 C_n 作为最终进位/溢出标志

延迟

- 每一位的进位要等低位算完
- n 位加法器延迟约为 n 级进位延迟
- 结构简单、面积小，但位数多时速度慢

易错

- 串行进位不是“串行加法器”；它仍是并行输入，只是进位串行
- 延迟主要由进位链决定，不是异或门
- 最低位 C_0 必须明确接 0 或控制信号

二、溢出检测


1. 对于无符号数：最高位的进位即为检测指标

2. 对于有符号数
    - 法一：对比操作数与结果的符号位
    - 法二：对比符号位的进位与最高数值位的进位

注

- 无符号数只需检测最后的进位 C_n
- 有符号数用 $OF = C_n \oplus C_{n-1}$

考虑将符号位进位、最高数值位进位连接到同一异或门



提炼

- 无符号溢出：$C_n = 1$
- 有符号溢出：$C_n \neq C_{n-1}$
- 两者不是同一个标志，题目问“溢出”要先看数据解释

三、加减法共用

对于补码减法，可以转化成加法；需要求减数的相反数补码：所有位取反，末位加 1

控制信号 Sub

- $Sub = 0$：加法，B 不变，$C_0 = 0$
- $Sub = 1$：减法，B 各位取反，$C_0 = 1$


实现

- 每个 B_i 先与 Sub 异或：$B_i' = B_i \oplus Sub$
- 最低位进位 $C_0 = Sub$
- 结果：$A + B' + Sub = A + B + \overline{B} + 1$（减法）

$$[X]_{补} - [Y]_{补} = [X]_{补} + [-Y]_{补} = [X-Y]_{补}$$

全部位取反


然后末位加1



$$[X]_{补} - [Y]_{补} = [X]_{补} + [-Y]_{补} = [X-Y]_{补}$$

全部位取反

然后末位加1



当$Sub = 0$时，相当于低位进位C_0为0，不影响加法运算结果

易错


- 减法不是“直接减”，而是“取反加 1”
- Sub 同时控制“取反”和“最低位加 1”，不能只做一半
- 符号位也参与取反和加法

四、串行加法器的性能

分析 FA0

串行进位加法器的性能


可使用n个一位全加器
FA通过进位串联得到
n位串行进位加法器



假设基本逻辑门 OR、AND 的传播延迟为$1T$

假设复合逻辑门 XOR 的传播延迟为$3T$


假设仅考虑逻辑门的传播延迟，
不考虑信号在线路上的传播时延



分析 FA1

串行进位加法器的性能


可使用n个一位全加器
FA通过进位串联得到
n位串行进位加法器



假设基本逻辑门 OR、AND 的传播延迟为$1T$

假设复合逻辑门 XOR 的传播延迟为$3T$


假设仅考虑逻辑门的传播延迟，
不考虑信号在线路上的传播时延



以此类推

串行进位加法器的性能

可使用n个一位全加器FA通过进位串联得到n位串行进位加法器



在n位串行进位加法器中，每个高位的一位全加器FA的运算依赖于相邻低位的一位FA的进位C_{i+1}，因此所有一位FA不能并行运行，其时间关键延迟为$(2n+4)T$，与串行进位加法器的位数n呈线性关系，当n较大时性能较差。

结论

- 第 i 位的进位要等前面 i 位算完
- 总延迟与位数 n 近似成正比
- 位数越多，进位链越慢；这是先行进位要解决的问题

五、真题

问题1、2

【2011年 题43】假定一个8位字长的计算机中运行如下C程序段：

```
unsigned int x = 134;
unsigned int y = 246;
int m = x;
int n = y;
unsigned int z1 = x - y;
unsigned int z2 = x + y;
int k1 = m - n;
int k2 = m + n;
```

若编译器编译时将8个8位寄存器R1~R8分别分配给变量x、y、m、n、z1、z2、k1和k2。请回答下列问题。（提示：带符号整数用补码表示。）

86H 90H 7CH

1. **执行上述程序段后，寄存器R1、R5和R6的内容分别是什么（用十六进制表示）？**−122 −112
2. **执行上述程序段后，变量m和k1的值分别是多少（用十进制表示）？**
3. **上述程序段涉及带符号整数加/减、无符号整数加/减运算，这四种运算能否利用同一个加法器辅助电路实现？简述理由。**
4. **计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？** 最后一条语句执行时会发生溢出

解析：

变量	x	y	m	n	z1	z2	k1	k2
寄存器	R1	R2	R3	R4	R5	R6	R7	R8
机器码	86H	F6H	86H	F6H	90H	7CH	90H	7CH
符号	无	无	有	有	无	无	有	有
真值	134	246	−122	−10	144	124	−112	124

$(R1) = 86H = 1000\ 0110 = 128 + 6 = 134$

$(R2) = F6H = 1111\ 0110 = 240 + 6 = 246$

$(R3) = 86H = 1,000\ 0110 = 1,111\ 1001 + 1 = 1,111\ 1010 = -122$

$(R4) = F6H = 1,111\ 0110 = 1,000\ 1001 + 1 = 1,000\ 1010 = -10$

$(R5) = 90H = 1001\ 0000 = 144$

$(R6) = 7CH = 0111\ 1100 = 124$

$(R7) = 90H = 1,001\ 0000 = 1,110\ 1111 + 1 = 1,111\ 0000 = -112$

$(R8) = 7CH = 0,111\ 1100 = 124$

问题3、4

【2011年 题43】假定一个8位字长的计算机中运行如下C程序段：


```
unsigned int x = 134;
unsigned int y = 246;
int m = x;
int n = y;
unsigned int z1 = x - y;
unsigned int z2 = x + y;
int k1 = m - n;
int k2 = m + n;
```

若编译器编译时将8个8位寄存器R1~R8分别分配给变量x、y、m、n、z1、z2、k1和k2。请回答下列问题。（提示：带符号整数用补码表示。）

1. 执行上述程序段后，寄存器R1、R5和R6的内容分别是什么（用十六进制表示）？86H 90H 7CH
2. 执行上述程序段后，变量m和k1的值分别是多少（用十进制表示）？−122 −112
3. 上述程序段涉及带符号整数加/减、无符号整数加/减运算，这四种运算能否利用同一个加法器辅助电路实现？简述理由。
4. 计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？最后一条语句执行时会发生溢出

解析：

变量	x	y	m	n	z1	z2	k1	k2
寄存器	R1	R2	R3	R4	R5	R6	R7	R8
机器码	86H	F6H	86H	F6H	90H	7CH	90H	7CH
符号	无	无	有	有	无	无	有	有
真值	134	246	−122	−10	144	124	−112	124



考什么：进位链延迟、溢出判断、加减共用控制 **常见错因**

- 把无符号进位当有符号溢出
- 减法忘记最低位加 1
- 延迟只算一级全加器

解题模板

1. 确定位数与初始进位
2. 逐位算 S_i、C_{i+1}
3. 无符号看 C_n；有符号看 $C_n \oplus C_{n-1}$
4. 减法：B 取反，$C_0 = 1$
5. 延迟按进位链级数估算

知识关联：全加器（3.7 一位全加器的硬件逻辑实现）；先行进位（3.9 先行进位加法器的硬件逻辑实现）；补码加减（3.4 定点数的加减运算——补码运算规则）；溢出（3.5 定点数的加减运算——溢出检测）